（2024年度/冬季）採用選考直結型インターンシップ_テーマ2：CPUレベルでの脆弱性防御機構の作成

【インターンシップの概要】
IT 系のニュースを見ていて「ソフトウェア〇〇に緊急の脆弱性、直ちにアップデートを」
というのを見たことがある人は多いと思います 。
こうした脆弱性の中にはマルウェアに悪用されるものもあり、
実際に大きな被害を生んだ事例もあります。
　　
脆弱性攻撃を困難にするために、セキュリティ研究者は OS やコンパイラなど、
様々なレベルで対策を講じてきました。
しかし、歴史を振り返るとこうした防御機構の中には攻撃者によって
攻略技術が開発され回避されるものもありました。
こうした攻略技術の開発を受け、更に強力な防御機構が登場するなど、
脆弱性防御機構と攻略技術はイタチごっこを繰り返しながら
今に至るまで共進化しています。
　　
こうした進化の過程でソフトウェアレベルだけでなく CPU のレベルで脆弱性攻撃から
防御する機構が近年登場しています。
例えば、Tiger Lake 以降の一部の Intel CPU には
Intel Control-flow Enforcement Technology (CET) という機能が備わっており、
CPU レベル での脆弱性攻撃からの防御が可能となっています。

すでに Windows ではブラウザやシステムプロセス、
カーネルは Intel CET によって保護されています。
また、Intel だけでなく、Arm でも Arm Memory Tagging Extension (MTE) や
Pointer Authentication Code (PAC) などの拡張があります。
Arm PAC は iPhone を始め Apple Silicon Mac ですでに利用されており、
強力な脆弱性防御機構として機能しています。
こうした脆弱性防御機構について、ドキュメントを紐解きながら仕組みを
理解することは簡単にできます。
ここでもう一歩進んで、実際に自作するところまでやってみませんか？
　　
本インターンシップでは、近年注目を集めているオープンな
命令セットアーキテクチャ RISC-V を題材にし、
脆弱性を突く攻撃コードの作成とそれを通じた防御に必要な知識の習得、
CPU レベルで脆弱性攻撃から防御する機構の自作を体験してもらいます。

【実習内容】
・メモリ破壊系の脆弱性のあるターゲットアプリケーションに対する攻撃コードの実装
　- RISC-V ISA の概要と脆弱性攻撃の動作原理の説明を受けた後、その内容を元に脆弱性攻撃コードを実装していただきます
　- ※RISC-V は比較的新しい ISA ということもあり、脆弱性攻撃コードのサンプルがほとんど出回っていません。
　- このインターンシップならではの体験となります
・実装したコードを CPU レベルで防御する機構の作成と評価
　- RISC-V の CPU シミュレーターに CPU レベルの脆弱性防御機構を実装していただきます

※実習にあたっては最大限サポートをしますので、ご安心ください

【インターンシップを通じて学べること】
・任意コード実行の過程を説明できるだけでなく、実装とその対策まで学ぶことが出来る
・CPU レベルでの脆弱性防御機構の動作原理を自作を通じて理解出来る
※現代の多くの OS が備える脆弱性攻撃への緩和策を無効にした状態で実習を行い、
　学んだ内容が実世界でそのまま悪用されないよう配慮します

※本インターンシップは採用選考直結型インターンシップです。
　インターンシップの評価を採用選考でも活用いたします。